Avril 2020 marque 55 ans depuis que le co-fondateur d'Intel Gordon Moore a publié 'Cramming more components onto integrated circuits (pdf) ', le papier qui devint par la suite connu comme l'origine pour sa loi éponyme. Pendant plus de 50 de ces années, Intel et ses concurrents ont continué à faire en sorte que la loi de Moore se concrétise, mais plus récemment, les efforts pour faire baisser la taille des caractéristiques des circuits intégrés a rencontré des problèmes avec les limitations économiques et physiques qui nous obligent à réfléchir à ce qui se passe dans le monde post loi de Moore.
La loi de Moore est l'observation que le nombre de transistors dans un circuit intégré dense double environ tous les deux ans.
Comme Bryan Cantrill le souligne dans sa présentation à QCon San Francisco 2019 'No Moore Left to Give: Enterprise Computing after Moore's Law", Moore a noté un certain nombre d'effets dans son article original accordée pour une grande partie de l'ère des microprocesseurs :
- La vitesse du transistor augmente de façon exponentielle au fil du temps
- Les transistors par dollar augmentent de façon exponentielle au fil du temps
- La densité des transistors augmente de façon exponentielle au fil du temps
- Les transistors d'un package augmentent de façon exponentielle au fil du temps
L'augmentation de la vitesse a été la première chose à rencontrer des problèmes de physique. Au fur et à mesure que les fréquences d'horloge passaient à 3 GHz, l'effet Dennard scaling qui avait permis aux fabricants d'augmenter la fréquence sans augmenter la consommation d'énergie globale est tombé en panne. À ce stade, les transistors supplémentaires rendus possibles par la loi de Moore ont permis de fournir plus de cœurs de calcul sur chaque CPU. Les fabricants ont également continué à améliorer les performances des threads uniques avec des instructions pipelining plus approfondies et une exécution spéculative (cette dernière devenant la source de problèmes de sécurité comme Spectre et Meltdown).
Tracé de Karl Rupp à partir de ses données de tendance sur les microprocesseurs (licence CC BY 4.0)
Malgré une stabilisation de la vitesse d'horloge à environ 3,5 GHz, la loi de Moore a continué de servir une plus grande densité. Mais un jumeau diabolique à la loi de Moore a commencé à émerger - le coût de construction des nouvelles usines de fabrication (et de développement des techniques sous-jacentes nécessaires pour des tailles de fonctionnalités plus petites) augmentait de façon exponentielle. Cela a laissé Intel principalement bloqué sur les appareils 'FinFET' de 14nm depuis 2014, et a du mal à faire évoluer la production d'appareils de 10nm. Pendant ce temps, Taiwan Semiconductor Manufacturing Company (TSMC) et Samsung ont commercialisé à grande échelle des appareils de 7nm et ont des usines de 5nm qui attendent pour expédier la production en volume cette année. Des pièces de 3nm utilisant des gate-all-around field-effect-transistors (GAAFET) sont en cours de développement, mais pourraient être la fin de la route pour le rétrécissement de la taille des composants, car les effets de tunnel quantique deviennent plus problématiques.
La fin de la loi de Moore ne signifie cependant pas la fin de l'innovation CPU. Comme Jessie Frazelle l'observe dans 'Chipping away at Moore's law,« de nombreux fabricants se sont tournés vers la construction de processeurs à partir de plusieurs puces qui forment un module multi-puces. Même si cela avait été anticipé par Moore en 1965 lorsqu'il écrivait : "Il peut s'avérer plus économique de construire de grands systèmes à partir de fonctions plus petites, qui sont emballées séparément et interconnectées." En effet, le multitraitement symétrique (SMP) qui employait auparavant plusieurs sockets CPU a simplement été réduit en un seul CPU (ou système sur puce [System on chip SOC]) avec sa propre structure d'interconnexion interne telle que Infinity Fabric d'AMD (IF) ou Advanced Interface Bus d'Intel (AIB). Tout comme les accélérateurs tel que les Graphical Processing Units (GPU) et Field Programmable Gate Arrays (FPGA) sont passés des interconnexions standard à des interconnexions spécialisées à grande vitesse, nous pouvons nous attendre à ce qu'ils passent ensuite à la structure d'interconnexion du CPU, et donc à l'intérieur du packaging du CPU, pour atteindre un débit plus élevé et une latence plus faible.
Alors que les performances des threads uniques ont continué de s'améliorer, ce taux d'amélioration a ralenti depuis 2006 et pourrait être la prochaine chose à aplatir. Cela pourrait mettre en évidence les avantages et les inconvénients de diverses architectures de jeux d'instructions (instruction set architectures ISA) comme x86, ARM et RISC-V rivalise pour tirer le meilleur parti du silicium qui leur est accessible, et fournir les meilleures capacités d'optimisation aux chaînes d'outils fonctionnant au dessus. Les systèmes d'exploitation multitâches, la virtualisation et la programmation multithread ont tous fourni des moyens pour occuper les systèmes lorsqu'ils sont passés au multicœur. Mais la programmation parallèle, pour tout sauf les problèmes trivialement parallèles, reste un défi pour la plupart des développeurs et un domaine où nous pouvons nous attendre à ce que les outils s'améliorent, d'autant plus qu'ils utilisent davantage les techniques d'apprentissage automatique.
La loi de Moore a permis d'améliorer la vitesse, les capacités et l'économie pendant 55 ans; qui remonte à avant l'avènement du microprocesseur. Notre industrie et la société dans son ensemble ont pris ces améliorations pour acquises au cours de cette période. Nous nous retrouvons maintenant à traverser un autre point plat, comme lorsque la mise à l'échelle de Dennard s'est terminée vers 2006. Mais comme nous l'avons vu alors, cela ne signifie pas que tout s'arrête, cela signifie simplement que nous devons nous adapter aux nouvelles normes dans la façon dont nous construisont des systèmes et écrivont des logiciels pour eux.